FPGA/CPLD初级班-FPGA/CPLD软硬件开发设计  报名即送开发板

>>> 课程目标

通过本期培训不但能够使学员掌握Verilog HDL语言以及FPGA/CPLD软硬件开发设计的方法与流程，而且能够利用FPGA/CPLD做小项目的开发设计。

>>> 入学要求

理工科类大专以上学历;喜欢并有志投身于IT事业;具备一定硬件知识;

>>> 实验器材

XC3S 400 开发板

>>> 实训项目


>>> 质量保障

  • ◆ 雄厚的师资力量、经典完善的课程体系、提供丰富的课程录象及完善的教学管理确保教学质量
  • ◆ 培训结束后免费提供一年的技术支持，充分保证培训后出效果；
  • ◆ 本期如有未学懂的内容下期可免费再学；

>>> 开课情况

  • ◆ 开课时间:  部分学员就业名单
  • [成都总校] 2月 21日  3月 14日
  • [重庆校区] 1 月 11日  3月 14日
  • ◆ 优惠政策：
  • FPGA/CPLD初级班、 FPGA/CPLD提高班、软件无线电、图形与图像处理、SOPC与控制，
    同时选报2个班级，送:XC3S 400 FPGA开发板数量有限，送完即止
  • ◆ 上课形式:
  • 晚班、周末、白班
  • ◆ 学　时:
  • 总计: 30学时
  • ◆ 培训费用：1.现场 2380元; 2.实时远程 1700元,含开发板,具备实时远程辅导;
  • ◆ 上课地点：（成都总校）成都市科华北路47号（川大科技大厦）
  • ◆ 外地学员：可协助安排食宿（须提前预定）

>>> 课程试听

>>> 联系方式:

  • ◆ 报名电话：400-702-8848（手机用户）   800-702-8848 （固定电话免费）
  • 【成都总校专线】 (028)68626056 (028)85403908
  • 【重庆校区专线】 (023)66634643 (023)86859788
  • ◆ 在线报名：QQ：675800155（成都） 65902224（重庆）
  • ◆ 现场报名：（成都总校）成都市科华北路47号（川大科技大厦）606室
  • （重庆校区）重庆市北部高新区星光大道62号海王星科技大厦A区4楼

>>> 具体课程安排

第一篇 FPGA/CPLD软硬件开发设计概述（2学时）
1. FPGA/CPLD的特点、基本原理
2. FPGA/CPLD开发设计步骤
3. 实时信号处理系统的技术难点及解决办法
4. 如何设计复杂的数字逻辑系统
第二篇 Verilog HDL设计（6学时）
1. Verilog HDL设计方法概述
2. 简单的Verilog HDL模块
3. 数据类型、常量、变量、运算符及其表达式
4. 阻塞赋值和非阻塞赋值
5. 条件语句、循环语句以及结构说明语句
6. 系统函数、任务以及编译预处理
7. 实验与辅导1：时钟发生器
8. 实验与辅导2：16位乘法器芯片设计
第三篇 FPGA/CPLD软硬件开发设计及实验与辅导（12学时）
1. ISE系统简介
2. ISE的工程管理器与设计输入工具
3. ISE中集成的综合工具
4. 实验与辅导3：自动控制分频器
5. Modelsim仿真工具的安装与使用
6. 实验与辅导4：实时信号检测器
7. IP核生成工具以及设计结构向导的使用
8. 实验与辅导5：利用IP核生成工具实现波形发生器
9. 实验与辅导6：利用设计结构向导实现小数倍分频器
第四篇 开发电路板设计原理及实验与辅导（5学时）
1. 开发电路板设计原理
2. ISE中的约束、配置工具以及在线逻辑分析仪的使用
3. 实验与辅导7：基于开发电路板的实验与辅导
第五篇 综合实验与辅导：基于开发电路板的全功能电子抢答器（5学时）
入门技术文章
近期热点